PLL PULSE GENERATOR

VCO部
　回路図が missingなためブロックダイアグラムを・・・。

　74LS624の発振周波数は入力 0〜5Vで約 890KHz〜22.5MHzとなっています。74HC74は入れたくなかったのですが、 LS624単独では数メガヘルツ以上で DUTYが 50%になりませんので仕方なくといったところです。最小レンジは 1Hz 〜 10Hzですが、0.45Hzから PLLはロックします。

　オペアンプの選択は重要です。0Vから出力できるものでなければなりません。0Vから出力可能と 謳っていても微小出力で不安定なもの、Rail to railと謳っていても出力電圧が高くなると不安定になるものが あります。雑誌の記事を受け売りしてはいけません。TLC272は 0Vから安定に出力可能ですが Rail to rail ではありませんので電源電圧を 8Vとしています。

　出力バッファには 74HCU04を使用しています。74HC04･74HCU04･74AC04と試してみたのですが 74HCU04が最も波形が 良好です。データ上は 74AC04が圧倒している筈ですが･･･。

PLL unit
　MC145163の分周比は最大で 9999です。従って基準周波数が 1KHzですので各レンジの実際の最高周波数は 9999KHz x 10の n 乗倍（n は 0〜-6）となります。

　74HC147もあるのですが負論理であり、ダイオードの在庫が多数あるためマトリクス回路を自作してみました。

　Low pass filterの設計は難しい。ここでいう難しいというのは適切な値にしないとまともに動作しないというのではなく、 おおよその値で設計してもほぼまともに動作してしまうという意味です。設計・調整の観点から見れば、適切な値にしないと まともに動作しない方が易しい。ほぼまともに動作していてもこれで完全に良いのだろうかという懸念が、引っ掛かりが あるのです。計算式もあるのですが式により得られた定数を使用しても結果はほとんど変わらない…。
　おおよその値でも良いということはバカでも出来るということです。適切な値が必要とされるとき適切な値にするのに 難渋する輩をバカといいます。

　LD(Lock detect) 表示を通常の方法（トランジスタ 1、抵抗 2、LED 1）でしている方は、Lockしていない時にも LEDが 点灯することに困っているものと思います。これは LD出力が Lock状態により直流からパルスまで変化しているため です。即ち Lock時には Highレベル信号（電源電圧と同じ直流電圧）が、Lockしていない時には Highレベル信号と 同じ振幅のパルス（データシートでは "Low" パルスと表している）が出ているのです。このため Lockしていない時にも 、LEDと目の (？) 残光現象により Lock時とほぼ同じ明るさで点灯してしまいます。本器では Lockしていない時には LEDを完全に 消灯するため、LD出力を平滑しトランジスタ 2石によるコンパレータを使用しています。
　この件に関し、雑誌等に製作記事を書いている方でも、製作した機器を改造するのであれば無断使用を許可します。 但し新たに雑誌やインターネットに発表する場合はこの限りではありません。
　定数は電源電圧や使用トランジスタの hfe等により変わってきますので、本器の定数をそのまま使用することは できません。

電源部
　説明の必要なし。